1. 【良率监控】负责产品良率（CP/WAT/在线良率）的日常监控与趋势分析，建立良率看板与预警机制，识别良率损失（Yield Loss）来源并分类（系统性/随机性）； 2. 【良率提升】牵头良率提升项目，联合 PE/PIE/EE/Device/Defect 团队定位关键良率瓶颈，制定并推动改善措施，达成良率爬坡（Yield Ramp）与目标； 3. 【数据分析】运用统计与数据挖掘方法开展 Wafer Map 模式识别、Commonality（共性）分析、Bin/参数相关性分析与 KLA/Defect 数据关联，实现数据驱动的根因定位； 4. 【异常处理与 RCA】主导良率异常（Excursion）的快速响应与根因分析（RCA），应用 8D/FMEA/5Why 制定纠正预防措施（CAPA）并跟踪闭环； 5. 【失效分析协同】与 FA、Defect、量测团队协作，规划 FA 送样与验证实验（Split/DOE），将失效结论转化为工艺改善动作； 6. 【文件与体系】建立并维护良率分析报告、Yield Review、Control Plan、良率规格与判定标准等文件，定期组织良率评审会议； 7. 【新品导入】支持 NPI 阶段良率学习曲线（Learning Curve）建立，推动新产品快速达成量产良率目标。

1、本科以上学历，微电子、材料科学、物理、光学、化学、自动化、电子工程等相关专业 2、具有 3 年及以上半导体良率工程（YE）或数据分析相关经验；有 8 寸/12 寸晶圆厂良率提升项目经验、熟练数据分析工具者优先。 3、深入理解半导体制造全流程与器件失效机制，掌握 CP/WAT/Inline 各类良率数据的含义与关联关系； 4、精通统计分析与数据挖掘，熟练运用 JMP/Minitab 及 Python/SQL/R，具备 Wafer Map、Commonality、回归/相关性分析与良率建模能力； 5、熟悉良率管理系统（如 Yield Management System / EDA / KLA Klarity 等）及 Defect/量测数据平台者优先； 6、 熟练掌握 SPC、DOE 及 Cpk/Ppk 等能力指标，具备工艺监控与闭环管理能力； 7、熟悉 FMEA、8D、鱼骨图、5Why、DMAIC/PDCA、CAPA 等质量与持续改善方法，具备系统性根因分析与跨部门问题解决能力； 8、 具备较强的逻辑排查能力与数据敏感度，能承担 Excursion 快速响应工作。