1.架构与性能建模：负责AI加速器（特别是NPU架构）的C/C++或SystemC功能模型（FunctionalModel）和时钟级精确模型（Cycle-AccurateModel）的设计、开发与维护。 2.软硬件协同设计：与算法团队紧密合作，分析主流深度学习模型（如Transformer,CNN,LLM等）在硬件上的算力、访存及带宽瓶颈，进行架构探索（DesignSpaceExploration）与PPA（性能、功耗、面积）评估。 3.为数字芯片设计赋能：作为连接架构与前端实现的桥梁，为RTL设计团队提供精确的GoldenModel。参与制定软硬件接口（Register/InstructionSet），并协助数字验证团队（DV）搭建自动化比对环境，加速芯片验证收敛。 4.流片保障：跟踪从架构定义到RTL实现、再到硅后（Post-silicon）调试的全周期，确保建模精度满足数字芯片流片（Tape-out）的严苛要求，助力项目成功落地。 5.工具链支持：配合编译器和软件栈团队，提供用于指令集生成、算子调度和性能仿真的底层硬件行为模型。

1.教育背景：计算机科学、电子工程、微电子或相关专业本科及以上学历。 2.编程功底：精通C/C++，具备优秀的面向对象设计能力；熟悉SystemC/TLM建模规范者优先。 3.架构理解：具备扎实的计算机体系结构基础，深刻理解AI加速器、NPU、GPU、DSP等专用芯片架构（如脉动阵列、张量计算单元、片上存储层次结构等）。 4.全流程意识：熟悉数字芯片设计、验证与流片（Tape-out）全流程，理解数字逻辑设计（RTL）的基本原则，能够与数字前端工程师顺畅沟通。 5.AI背景：了解常用的深度学习框架（PyTorch,TensorFlow等）及神经网络底层算子（如Conv,GEMM,Attention等）的计算逻辑。 6.综合素质：具备强烈的责任心、优秀的逻辑分析能力和团队协作精神，能够应对复杂的技术挑战。 加分项：有过至少一次成功的高性能AI芯片或NPU流片及硅后点亮（Bring-up）经验。熟悉Gem5,NVidiaNVDLA,或是其它开源AI硬件模拟器。具备Python脚本开发经验，能够熟练搭建自动化测试与数据分析流水线。 熟悉AMBA(AXI/AHB/APB)等片上总线协议