* 负责Transformer类核心算子的RTL设计，涵盖矩阵乘累加、注意力计算、归一化、激活函数、位置编码等关键运算单元 * 与算法/编译器团队协同，完成低位宽定点化（INT4/INT8/混合精度）电路设计与位宽优化 * 主导推理过程中关键存储控制器的RTL设计，包括多层级存储层次之间的数据搬运、调度与量化 * 与存储IP团队对接，完成大容量片上存储的读取流水线及数据布局解析逻辑设计 * 为验证团队与编译器团队提供bit-accurate的golden model * 参与RTL优化与PPA迭代，与综合、后端团队形成闭环

* 5年以上数字IC前端设计经验，独立完成过至少1颗芯片关键模块的设计并完成流片 * 精通Verilog/SystemVerilog，熟悉定点化电路设计与位宽优化方法 * 具备深度学习加速器、NPU、DSP或类似领域的RTL设计经验 * 熟悉Transformer架构及其基础数学原理，能阅读PyTorch等深度学习框架代码并对应到硬件实现 * 微电子、电子工程、计算机或相关专业硕士及以上学历