架构设计 1. 负责FPGA整体方案设计，包括模块划分、时钟规划、资源预估与芯片选型。 2. 参与硬件原理图评审，从引脚分配、信号完整性、时钟方案等角度输出优化建议。 3. 制定开发规范与验证标准，建立可复用的IP模块库。 核心开发 1. 负责传感器接口（MIPI CSI-2/D-PHY、SLVS-EC、LVDS）与高速视频输出接口（SDI、HDMI 2.0+、Camera Link）的RTL/Block Design实现与调试。 2. 负责高速存储接口（DDR3/4/5、NVMe/PCIe）的控制器配置与带宽优化。 3. 负责同步系统（Genlock、TC、PTP）等高精度同步机制的实现。 4. 与算法团队协作，将ISP算法（降噪、HDR合成、色彩校正等）及图像、视频编解码算法转换为FPGA硬件实现。 验证与调试 1. 搭建自动化仿真验证平台，确保模块功能正确性。 2. 负责时序约束设计与收敛优化、资源与功耗优化。 3. 使用示波器、逻辑分析仪、ILA等工具完成板级调试，协同定位系统级问题。

基础门槛 1. 本科及以上，电子工程/微电子/通信/自动化等相关专业，5年以上FPGA开发经验，至少完整参与过2款以上影像类/视频类产品的量产开发。 核心技能 1. 精通Verilog/SystemVerilog； 2. 精通Xilinx（UltraScale+/Versal/Zynq）或Intel（Agilex）系列FPGA，熟练使用Vivado/Quartus及配套仿真工具。 3. 具备高速接口开发经验，至少精通两类：传感器接口（MIPI CSI-2）、视频接口（SDI/HDMI）、存储接口（DDR/PCIe），熟悉NOC调试优先。 4. 掌握时序约束、跨时钟域处理、信号完整性分析，能独立完成复杂设计的时序收敛。 5. 能独立读懂原理图，熟练使用示波器、逻辑分析仪等工具进行板级调试。 6. 熟悉Tcl/Python脚本，能编写自动化仿真与构建流程。 行业加分项（摄影机/影像方向优先） 1. 有摄影机/摄像机/广播级摄像机等产品的FPGA开发经验。 2. 具备ISP算法FPGA实现经验，或有Vitis Video等IP核集成与定制适配经验。 3. 熟悉专业编码标准（ProRes、DNxHD、RAW编码等）的硬件加速实现。 4. 熟悉Genlock、SMPTE时间码、PTP等多设备同步技术。 5. 有ACES色彩工作流、HDR制作流程的硬件实现经验。 6. 熟悉SMPTE/EBU等行业标准，有产品认证经验。 通用加分项 1. 有SoC系统搭建经验（Zynq PS+PL协同设计），熟悉ARM与FPGA数据交互方案。 2. 有AI推理加速、深度学习模型FPGA部署经验。 3. 有FPGA系统重构、平台化设计的成功案例，具备清晰的架构思维。