1.负责RISC-V架构CPU核心微架构的设计与开发，重点突破多核调度与协同优化技术。 2.设计并实现高效的多核任务调度算法，提升系统并行性能与资源利用率。 3.参与CPU流水线设计、缓存一致性协议及内存子系统优化。 4.主导多核场景下的性能分析、瓶颈定位及解决方案落地。 5.与验证团队协作完成芯片功能验证、功耗优化及流片支持。 6.跟踪RISC-V生态进展，推动开源工具链（LLVM/GCC）适配与定制化开发。 7.将zkVM零知识虚拟机（基于RV32IM）DSA化，硬件加速。

1.统招硕士及以上学历，计算机、自动化、电子类、微电子类及相关专业。 2.5年以上CPU架构设计经验，有RISC-V架构开发经验者优先。 3.3年以上多核处理器调度算法设计经验，熟悉SMP、AMP等架构。 4.精通RISC-V指令集扩展（如RV32/64GCV）、流水线设计及性能优化。 5.熟悉多核调度策略（如负载均衡、优先级调度、NUMA架构优化）。 6.熟练使用Verilog/SystemVerilog，掌握UVM验证方法学。 7.熟悉LLVM/GCC工具链，具备编译器指令优化经验者优先。 8.具备实际芯片流片经验（28nm/7nm等工艺）者优先。 9.熟悉硬件加速器与处理器核的协同设计者优先。 10.若无RISC-V相关经验，有其他CPU如x86、MIPS等CPU的实际开发设计经验亦可（若只有ARM内核的集成经验则不予考虑）。