（先加微信：duke-simon 拿项目手册，画像精准再做单-带图咨询） 1.逻辑设计与开发:根据系统需求，使用VerilogNHDL进行模块级及系统级RTL代码设计、仿真与综合。 2.集成与实现:在XilinxVivadoNitis设计套件中，进行IP核集成、逻辑综合、布局布线、时序约束与优化，并生成比特流文 3.件。3.验证与调试:制定并执行模块及系统级测试方案，使用仿真工具(如ModelSim、VCS)和板级调试工具(如ChipScope/LA、示波器)进行功能验证与性能分析，确保设计稳定可靠。 4.系统协作:与硬件工程师协作完成板级信号定义与调试;与软件/驱动工程师协作完成软硬件协同设计、接口联调与系统集成。 5.文档与维护:编写规范的设计文档、测试报告及用户指南，并对现有设计进行维护、优化和迭代。

1.本科及以上学历，电子工程、微电子、通信、计算机等相关专业。 2.2年以上基于Xilinx系列FPGA(如UltraScale、7系列、Zynq等)的实际开发经验。 3.熟练掌握Verilog或VHDL硬件描述语言，理解数字电路设计基础与同步设计思想。 4.熟悉XilinxVivado开发流程，具备时序约束、时序分析和逻辑优化能力。具有良好的仿真验证习惯和板级调试能力。 具备良好的团队协作精神、沟通能力和自主学习能力。