工作职责 负责npu核心微架构设计与实现,包括计算单元阵列、数据流控制、内存子系统及片上互联,满足能效比和性能目标. 参与ai加速器soc架构定义,主导risc-v子系统集成及关键ip(ddr/pcle/noc)的架构权衡. 与算法、软件团队协作,将ai模型映射至硬件架构,支持算子定制、稀疏化加速及低精度计算优化. 编写详细设计文档,指导rtl实现、验证及后端流程,确保交付高质量网表. 协同dft、安全、功耗团队,确保芯片满足功能、性能和可测试性要求.

任职资格 必需条件: 电子工程/微电子/计算机科学硕士及以上学历,6年以上数字芯片设计经验. 具备npu/gpu/dsa等高性能计算芯片的架构或rtl设计经验,熟悉计算密集型硬件设计方法. 深入理解ai硬件加速原理,熟悉矩阵运算、数据重