1、负责SoC芯片的顶层架构设计与集成，完成模块级RTL编码、仿真验证及综合优化。 2、主导总线互联、时钟复位、低功耗等关键方案设计，协同验证团队完成系统级验证与调试，参与芯片流片、回片测试及问题定位，确保按时高质量交付。

1、硕士及以上学历，微电子、集成电路等相关专业； 2、5年以上数字IC/SoC设计经验，精通Verilog/SystemVerilog及EDA工具。 3、熟悉AMBA总线协议、低功耗设计方法学，具备流片经验者优先。良好的团队协作与沟通能力，能独立承担模块设计并解决技术难题。