**********************
可测试性设计工程师
  • 收藏职位
  • 分享职位
12-15万 济南 本科 3-5年 招聘 1 人 预计佣金 20.4K 02:20发布
SSS 72小时新发
JD基本信息
岗位职责
岗位职责: 1. 芯片级DFT设计与集成,包括SCAN,MBIST和BSCAN; 2. 根据设计需求,参与验证方案与验证项提取; 3. 根据项目需求,完成模块级、系统级DFT design以及验证工作; 4. 与后端工程师紧密合作,完成DFT相关的STA/Power等方面的Signoff 5. 负责开发高覆盖率和低测试成本的测试pattern; 6. 解决仿真验证过程中出现的各种问题;
任职要求
职位要求: 1.本科及以上学历,微电子/集成电路相关专业,专业技术扎实; 2.了解芯片可测性设计基本原理; 3.熟悉相关EDA工具的使用; 4.会使用Verilog/SystemVerilog, SVA等硬件设计验证语言; 5.熟悉脚本语言,包括Perl、Shell、Tcl等; 6.工作积极主动,有较好的学习能力、分析问题、解决问题的能力。
所属行业:
计算机硬件、电子技术、芯片、半导体、集成电路
职能分类:
测试开发
工作城市:
济南,招聘1人,详细地址:山东济南
职位要求
学历要求:
本科·统招
工作年限:
3-5年
技能/证书:
-
薪资福利
年薪范围:
12-15万*13薪
薪资福利:
-
团队架构
所属部门:
-
下属人数:
-
部门架构:
-
汇报对象:
-
职级职称:
-
面试信息
面试轮次:
-
面试流程:
-
视频面试:
不可以接受
为你推荐