1)架构设计与仿真：负责 2.5D CoWoS、3D 封装架构定义与设计，完成硅中介层、RDL 再布线层叠构设计，支撑 Chiplet 集成方案落地； 高密度互连设计：主导 CoWoS 架构下高密度布线，优化微凸点、微焊盘及再布线层布局，保障信号与电源完整性； 2)基板开发与仿真：完成封装基板选型、设计，开展热仿真、应力仿真，配合封测厂解决散热、芯片翘曲等问题； 协同优化：统筹芯片 - 封装 - PCB 联合设计，平衡电气性能、热可靠性、成本等指标，制定先进封装设计方案

- 硕士及以上学历，电子工程、微电子、材料科学、物理等相关专业； - 2 年以上先进封装设计经验，熟悉 FCCSP、FCBGA、WLCSP、SiP、InFO、HBPOP 等封装形态； - 具备 2.5D CoWoS、InFO 或同类 2.5D/3D 封装项目落地、流片经验，熟悉 Chiplet 集成者优先； - 熟练使用 Cadence APD、Siemens EDA Xpedition 等设计工具，具备复杂基板、硅中介层设计能力。