1.负责芯片芯片中高速模拟关键模块（如高速TX/RX接口，PLL/DLL时钟锁相环、基准源、电荷泵等）的电路设计与优化 2.指导版图工程师完成芯片高速敏感模块的版图设计，进行高精度后仿真验证，确保信号完整性及眼图质量 3.参与芯片顶层仿真及Bring-up，分析解决模拟电路相关的功能或性能问题，特别是高低温下的稳定性 4.编写设计规格、仿真文档及技术文档，配合后端团队完成物理实现。

1.微电子、电子工程、计算机科学等相关专业本科及以上学历 2.熟练掌握Cadence（Virtuoso、Spectre）、Hspice等EDA工具、熟悉版图设计与后仿真验证 3.具有高速SerDes、芯片接口模拟前端或存储芯片相关模拟电路设计经验 4.深刻理解低功耗设计、噪声匹配、漏电控制、ESD防护等 5.良好的团队合作精神和沟通能力，具备一定抗压能力，具备一定抗压能力，具备较强学习能力和独立解决问题能力