岗位职责 1、负责平台PCIe、SATA、USB、Ethernet等高速Serdes接口的板级Bring-up、功能、兼容性、性能与稳定性测试验证。 2、依据PCIe协议规范、JEDEC及行业标准，制定高速接口测试方案、测试用例，执行全流程测试，输出测试报告、问题复盘及量产准入报告。 3、负责高速Serdes信号完整性SI、电源完整性PI测试，完成眼图、抖动、阻抗、时序、误码率等参数测试与分析，定位信号衰减、链路降速、协商失败、断链、丢包等问题。 4、负责PCIe Gen3/Gen4/Gen5、高速差分链路的极限压力测试、高低温可靠性测试、兼容性测试，覆盖不同外设、主板、固件配置场景，排查边界稳定性问题。 5、联动硬件设计、固件、驱动、系统团队，闭环解决高速接口链路协商、传输异常、稳定性故障等各类疑难问题，跟进问题整改与回归验证。 6、参与原理图、PCB高速走线、匹配电路、电源设计评审，提前识别Serdes链路、阻抗匹配、串扰、电源噪声等设计风险，输出优化建议。 7、搭建与维护高速接口测试环境，优化测试流程，编写自动化测试脚本，沉淀高速信号测试方法论与问题案例库。 岗位要求 1、大专及以上电子信息、微电子、通信、硬件相关专业，2-5年高速硬件测试、PCIe/Serdes接口验证相关工作经验。 2、熟悉PCIe Gen3/Gen4/Gen5协议规范，掌握高速Serdes差分链路工作原理、链路训练、协商机制、信号调试核心逻辑。 3、熟练使用示波器、差分探头、逻辑分析仪、误码仪等设备，精通高速信号眼图、抖动、误码、SI/PI分析及问题定位方法。 4、具备丰富的板级高速接口调试经验，可独立完成PCIe/Serdes接口Bring-up、性能测试、稳定性故障排查。 5、熟练使用Python编写自动化测试脚本，可完成测试数据统计与报告自动化输出；熟悉Linux系统调试、有服务器/AI算力平台高速接口测试经验者优先。 6、逻辑思维清晰，具备独立问题分析能力与跨部门推进能力，工作严谨，具备较强的质量意识与项目意识。

人才画像：硬件测试技术向；熟悉高速协议，会使用示波器、误码仪等仪器；能独立做板级调试、问题定位；会 Python 写自动化测试脚本；擅长跨团队闭环 bug。