职责： 1. 芯片后端设计： 负责数字芯片的后端设计，包括时序优化、布局布线、时钟树设计等方面的工作，确保芯片达到设计规格和性能要求。 2. 物理设计： 进行芯片的物理设计，包括库元件选择、布局设计、时钟树合成、信号完整性等，确保芯片满足性能、功耗和面积（PPA）的目标。 3. 时序收敛： 负责时序收敛工作，通过仿真和分析确保芯片设计满足时序约束和性能指标，同时保持电气稳定性。 4. 功耗优化： 进行功耗分析和优化，采取有效的措施降低芯片功耗，提高能效。 5. 布局布线优化： 进行芯片的布局和布线优化，确保电气性能、时序和功耗。 6. 设计流程改进： 参与芯片设计流程的改进和优化，提高设计效率和质量。 7. 与团队协作： 与前端设计工程师、验证工程师、模拟工程师等团队成员密切合作，确保设计的一致性和集成性。 8. 技术支持： 为团队其他成员提供技术支持，解决设计和实现中的问题，确保项目进度和质量。

要求： 1. 学历： 电子工程、微电子学或相关专业的本科或以上学历。 2. 经验： 具有芯片后端设计经验，熟悉数字芯片设计流程。 3. 技术能力： 熟练掌握物理设计工具和流程，具备较强的时序优化和布局布线能力。 4. 熟悉EDA工具： 熟悉使用主流的EDA工具，如Innovus/ICC2/FC、PT、redhawk、calibre等。 5. 沟通能力： 良好的团队合作和沟通能力，能够与多学科团队有效协作。 6. 问题解决能力： 具备解决复杂问题的能力，对技术挑战有较强的兴趣和解决问题的热情。 7. 创新思维： 具备创新思维，能够在设计中引入新技术和方法，不断提升设计水平。 8. 英语能力： 良好的英语读写能力，能够理解和撰写技术文档，与国际团队进行有效的沟通。 9.有大型芯片Top STA、PV、IR EM其一经验优先。