1.负责芯片片内及片间总线微架构设计和实现； 2.使用EDA工具和项目管理工具检查设计质量，满足芯片交付需求； 3.负责时序收敛工作； 4.高速接口的性能和功耗分析； 5.协助芯片测试、原型验证和量产支持等。

1.电子、通信、计算机等相关专业本科及以上学历； 2.有大型复杂芯片互联总线设计经验； 3.精通高速接口协议，如PCIE，CXL、UCIe等； 4.熟悉各类总线协议AXI,ACE,NoC等； 5.熟练使用前端相关的EDA工具,对综合和STA有深刻的理解； 6.有基于FloorPlan分析各种拓扑结构的PPA经验； 7.先进工艺节点设计量产经验； 8.熟悉低功耗设计流程，有upf/cpf设计经验。