负责高精度全系统仿真平台的总体架构设计，包括CPU模型、设备模型、内存子系统、中断控制器、总线/片上网络 (NOC)等核心模块 主导QEMU设备模型 Device Model)的开发框架设计，实现寄存器级精确建模(Register-level Accuracy)，确保软件对寄存器的读写行为与真实硬件完全一致 设计并实现指令集架构(ISA)仿真扩展方案，在QEMUTCG(Tiny Code Generator)后端中支持自定义指令集的翻译与执行 规划仿真时间同步与精度控制机制，解决时钟抖动、中断响应延迟等影响实时性的核心问题设计仿真平台与RTL仿真模型(如Verilator、VCS)的协同验证架构岗位职责(工作内容和 责任范围描述) 负责QEMU仿真框架的核心研发与深度定制，包括CPU核(ARM/RISC-V/X86/LoongArch等)仿真、设备模拟、内存管理单元(MMU)仿真等核心模块 专注仿真精度优化:深入研究外理器时钟仿真技术，解决时钟精度不足导致的实时性问题(当前OEMU时钟误差可达50倍以上) 专注实时性优化:通过PREEMPT RT实时补丁、VCPU线程实时调度策略、mlock内存锁定等手段降低仿真延迟与抖动 负责复杂外设与总线协议(PCI-E、CHI/ACE/AXI等)的设备模型开发与验证实现仿真平台的性能加速机制，优化指令翻译缓存(TB,Translation Block)机制，提升模拟器执行速度 构建支持LinUX/RTOS启动的全系统模拟环境，适配设备树(DeviceTree/DTS)

计算机科学、电子工程、自动化或相关专业硕士及以上学历，博士优先 具备8年以上系统仿真/虚拟化平台研发经验，其中至少3年担仟技术专家或架构师岗位 有基于QEMU的全系统仿真平台(如芯片前仿真、虚拟ECU、航空航天仿直等)开发经验者优先 有QEMU社区贡献经验或上游patch提交经历者优先 QEMU架构:精通QEMU内部架构与软件流程，深入理解TCG动志二进制超泽机制、设备模拟框架(QOM)、内存理(MemoryRegion)C.断控制器模拟等核心模块 体系架构:深入理解ARM/RISC-V/X86等至少一种指令集架构，熟悉CPU流水线、Cache层次、MMU等微架构细节 设备建模:具备复杂外设(DMA控制器、中机控制器、网络控制器、存储控制器等)的QEMU设备模型开发经验，能实现寄存器级结确建模 实时系统;深刻理解实时系统的核心要求一-运行可确定性与中断响应可确定性;熟悉PREEMPT RT实时补丁、实时调度策略及其实践 编程语言:精通C/C++，熟练学握Python/Shell等脚本语言: 总线协议:熟悉PCI-E、CHI/ACE/AXI、NOC等总线/片上网络协议 仿真精度技术:了解处理器时钟仿真、时问放大/缩小(time dilation)、周期近似仿真(cycle-approximate)等技术