模拟 / 混合信号 IC 设计工程师 (高级)｜HC：1‑2｜薪资：30‑45K・15 薪｜画像：无硬性年龄要求 岗位职责 一、数据转换器设计与建模 1、负责高速、低功耗模拟信号链系统（包含 ADC、DAC、AFE）的系统建模、结构分析与电路设计。 2、参与新产品的评估、前沿架构研究及可行性方案制定。 3、负责模拟模块的参数定义、行为级建模（Verilog‑A 或 Matlab）及全系统仿真验证。 二、关键子模块开发（聚焦 AD/DA 核心信号链） 1、设计并优化 ADC/DAC 系统所需的高性能低噪声 AFE（模拟前端）、高速宽带运放、高精度基准源及采样保持电路。 2、负责数据转换器系统所需的低抖动时钟分配网络、PLL，以及用于 ADC 量化核心的高速比较器等关键模块的优化与实现。 3、进行跨模块的协同设计，重点优化全芯片在 AD/DA 链路层级的关键性能指标（如信噪比 SNR、信道串扰及功耗等）。 三、流片、验证与量产 1、指导版图工程师进行高质量 Layout 设计，把控高速信号完整性与匹配性。 2、配合数字与算法工程师进行数字辅助模拟校准（Calibration）及算法实现。 3、负责芯片回片测试与故障排查（Debug），协助应用工程师完成产品量产及方案开发。 四、技术前瞻与规划 跟踪高速 ADC、DAC、SerDes 等领域前沿技术，对产品线技术规划提出建设性建议。

任职要求 1、学历与专业背景：微电子、集成电路设计、电子工程、通信等相关专业研究生及以上学历。 2、核心技术能力（具备以下任一领域经验均可）： ‑ 扎实的模拟 / 混合信号电路基础，深刻理解噪声、带宽、反馈系统、失配及非线性效应。 ‑ 具有以下至少一种设计经验： (a) 数据转换器：高速 / 高精度 ADC (如 SAR, Pipeline, Delta‑Sigma, TI‑ADC) 或 DAC； (b) 高速接口：SerDes 核心模块 (如 AFE, PLL, CDR, CTLE, DFE 等)； (c) 射频电路：RF 前端模块 (如 LNA, Mixer, VGA, PA)； (d) 传感器接口：图像传感器 (CIS) 读出电路或高性能仪表放大器。 ‑ 具备低功耗设计意识及对先进工艺下电路特性的深刻理解。 3、工具与工程经验： ‑ 熟练使用 Cadence Spectre, Hspice, Virtuoso 等 EDA 设计工具。 ‑ 熟悉 Matlab 或 Python 等系统建模工具者优先。 ‑ 具有 65nm、28nm 及以下 FinFET 工艺流片、测试及量产经验者优先。 4、综合素质： ‑ 具备良好的逻辑分析能力、沟通能力和团队协作精神。 ‑ 团队非常欢迎具备 SerDes 或 RF 背景，且有高速信号链等方向项目落地经验的候选人。 人才画像备注 无明确硬性年龄标注；优先具备实际流片量产经验；AD/DA、SerDes、RF、传感器接口任一方向匹配即可；岗位服务光计算芯片数模混合链路开发。