1、主导NPU微架构定义，将算法规格拆解为硬件实现方案，输出高质量设计文档。 2、负责MAC等核心算力单元的RTL设计与关键路径时序优化，确保高频运行。规划高效数据流与存储架构， 3、优化DMA及数据复用策略，降低功耗。 4、协同验证与后端团队定位Bug并优化物理实现，严格执行Lint/CDC检查，确保模块高质量交付与PPA指标达标。

1、电子或计算机相关专业本科及以上学历，4-8年ASIC前端设计经验，具备NPU或DSP核心模块设计经历。 2、精通Verilog/SV及AXI总线协议，深刻理解计算机体系结构，擅长矩阵运算硬件化及存储架构设计。 3、熟练使用Python/C++进行算法建模。 有AI推理芯片流片量产经验、熟悉先进工艺节点低功耗设计或AI框架映射机制者优先。