工作内容： 1、领导DDR或PLL（二选一）的模拟研发工作，与其他部门协同完成整个IP的研发工作； 2、支持完成自己所负责IP的量产和debug工作； 2、完成其他serdes IP的研发工作，和产品相关的协调工作。

任职要求： 1、硕士及以上学历，电子工程学或微电子学相关专业； 2、有5年及以上模拟设计工作经验，能独立承担项目，有比较丰富的流片经验； 3、有ethernet PHY或DDR设计经验优先； 4、有FINFET经验者优先； 5、熟悉模拟IC的设计流程，熟练掌握相关设计软件；