1. 根据产品需求和SoC架构定义，负责燧原AI服务器芯片中自研总线 （Bus）的开发工作； 2. 与计算核心、互联接口、存储设计等SoC 团队合作，规划和定义下一代云端AI芯片的片上互联系统； 3. 负责总线的功能分解和架构设计，分析关键应用负载，构建模型以预测未来架构的性能和可靠性，专注于并行计算下的高带宽、低延时、一致性及异构扩展等性能和特性指标； 4. 参与总线的设计开发工作，与验证团队合作，确保总线的功能实现、性能达标，与后端团队合作，确保总线设计的布局布线符合PPA目标。

1. 计算机或微电子类专业，硕士及以上学历，8年及以上工作经验； 2. 熟悉计算机体系结构，熟悉大规模一致性总线协议（例如AMBA CHI，ACE等）； 3. 有过至少一种商用总线产品的开发经验，例如Arm CMN， Arteris FlexNoC，NetSpeed，Sonics； 4. 扎实的逻辑设计基础，扎实掌握所有数字设计方面的技能，包括性能优化、低功耗设计等； 5. 有过完整前端设计和验证经历，掌握常用前端EDA工具使用，如 Lint，CDC，Synthesis，STA等。