1. 完成芯片的数字后端物理设计(Netlist to GDS out) 并tapeout； 2. 与前端设计团队合作，负责芯片的时钟/复位/电源布局规划； 3. 负责物理验证工作，包括DRC、LVS、ERC、Latchup等； 4. 负责APR以及PV/STA/IR等收敛工作。

1. 5年以上后端工作经验； 2. 具备多个FinFet项目后端设计经验； 3. 熟练运用后端EDA工具，比如Innovus、ICC2，Calibre，Star-RCXT，PrimeTime等； 4. 熟悉时钟树综合、静态时序分析、时序收敛； 5. 了解功耗分析及电源网络分析； 6. 具有DDR4/PCIE4等高速接口后端设计经验是加分项； 7. 具有良好的团队合作精神，具有自驱力，责任心强。