一、岗位基本信息（YE / 良率工程师） 岗位：YE Engineer / Sr. YE / YE Supervisor（40–43 级） 地点：上海临港 12 寸（中芯东方） 制程：14nm/7nm / 特色工艺（FinFET、Logic、BCD、HV） 隶属：Yield Enhancement / PIE 良率部 汇报：Yield Manager / PIE Manager 下属：40/41 级 0 人；42 级 1–3 人；43 级 3–6 人 二、核心岗位职责（按职级递增） 40 级｜YE 工程师 / 高级工程师（P4–P5） 负责在线良率监控、defect 数据收集、WAT 数据跟踪，输出良率日报 / 周报。 跟进关键机台 / 工艺段异常（particle、CD、接触电阻、漏电良率掉点），做基础 RCA 与 8D 支持。 操作亮场 / 暗场检查机、Review SEM、EDX，完成缺陷分类、定位、影像归档。 维护良率数据库、SPC 监控、异常预警，配合 PE/PIE 完成实验与数据整理。 撰写异常报告、良率总结、SOP/BKM，推动简单改善项目落地。 41 级｜资深 YE 工程师（P5–P6） 独立负责1–2 个模块良率（如 ETCH/FEOL/MEOL），主导良率掉点分析与闭环。 主导defect 根源分析，定位到机台 / 腔体 / 工艺步骤，推动 PE/EE 改善。 负责WAT/CP 良率关联分析，建立良率模型、识别关键失效模式。 独立执行DOE、良率提升专项，输出改善方案并量产验证。 带教新人，制定YE 标准流程、defect review 机制、良率看板。 42 级｜YE 副主管 / 资深良率（P6–P7） 带小团队（1–3 人），负责任务分配、排班、绩效初评、新人培养。 统筹重点良率项目、重大良率事故攻关、跨部门资源协调。 建立良率管控体系、FMEA、控制计划、良率目标分解。 对接PIE、PE、EE、质量、客户，主导良率评审、技术复盘、问题闭环。 推动良率数字化、自动化分析工具导入、知识库沉淀。 43 级｜YE 主管 / 良率经理（P7） 全面负责临港厂良率整体指标（WAT/CP/FAB Yield），统筹 FEOL/MEOL/BEOL 良率。 制定年度良率目标、预算、人力规划、产能爬坡良率策略。 主导先进制程（14nm/7nm）良率架构、DFY、良率风险评估。 负责团队建设、绩效、培训、晋升、跨部门高层对接。 推动良率创新、专利、方法论输出、全公司良率标杆建立。

三、任职要求（逐级加码） 学历 • 硕士及以上：微电子、半导体物理、材料、电子工程、化学等相关专业。 • 43 级可放宽：优秀本科 + 8 年以上先进制程 YE 经验。 经验 • 40 级：2–3 年 12 寸 FAB YE 经验，熟悉亮场 / 暗场、SEM Review、WAT，有 FinFET 经验优先。 • 41 级：3–5 年 YE 经验，独立负责过模块良率、主导过良率专项，熟练 RCA/8D/DOE。 • 42 级：5–7 年 YE 经验，1–2 年带团队，主导过重大良率提升或先进制程 NPI。 • 43 级：7–10 年 YE 经验，2–3 年管理经验，熟悉 14nm/7nm 全流程良率管控。 硬技能 • 精通defect 分析、良率失效模式、WAT/CP 数据分析、SPC/DOE/RCA/8D。 • 熟练KLA、AMAT 检查机、Review SEM、EDX、FIB 等量测 / 分析设备。 • 熟悉FinFET、STI、HKMG、侧墙、金属互连等结构良率问题。 • 熟练MES、YMS、良率分析软件（JMP/Minitab）；英语读写流利。 软素质 • 数据驱动、逻辑强、抗压、能轮班 / 夜班、无尘室适应。 • 跨部门沟通强、结果导向、保密意识强、善于推动问题闭环。