主要职责： 架构规划与设计： 主导AI芯片及Chiplet系统的先进封装技术路径选型与架构设计 协同设计与优化： 深度参与芯片前端规划，协同芯片设计、系统硬件、SI/PI及热管理团队，进行系统级性能-功耗-面积-成本（PPAC）分析与权衡，确保封装方案满足系统级性能指标。 技术开发与落地： 主导封装方案的仿真、分析与优化，制定详细的技术规格与可靠性标准，推动封装设计、仿真、制造、测试的全流程落地。 生态合作与推进： 管理与主导与OSAT、晶圆代工厂、材料及设备供应商的技术合作与评估，推动前沿封装技术在公司产品线的快速导入与风险管控。 技术前瞻性研究： 追踪业界先进封装与异构集成技术趋势（如HBM3/4，UCIe等Chiplet互连标准），规划公司中长期技术路线图。

教育背景： 硕士及以上学历，微电子、材料科学、机械工程、电气工程等相关专业。 工作经验： 10年以上半导体先进封装开发或芯片-Package-Co设计经验，有成功流片及量产经验者优先。 专业技能： 精通2.5D/3D、SiP、Fan-Out等先进封装工艺流程、材料特性及关键挑战。 熟练使用相关EDA工具进行封装布局、电热力协同仿真分析。 深刻理解封装与芯片性能（高速信号完整性、电源完整性、散热、功耗）及成本之间的关系。 熟悉AI/HPC芯片的架构特点及对封装互连带宽、延迟、功耗的特殊要求。 综合能力： 具备出色的跨部门沟通与项目推动能力，优秀的分析与解决问题能力，对前沿技术有强烈热情和钻研精神。