1、负责SerDes系统的技术规划、架构选型与系统级设计，确保设计满足性能、功耗和可靠性要求。 2、主导建立系统模型，进行链路预算分析，定义系统的误码率、功耗、面积、抖动等核心指标。 3、评估和确定关键技术的实现路径，如均衡技术（FFE/CTLE/DFE）、时钟恢复架构（CDR）、调制编码方案等。 4、为模拟前端（AFE）、数据路径（DigitalDatapath）、时钟产生单元（PLL）等子模块制定详细的设计规格。 5、指导并评审模拟、数字及DSP工程师的设计方案，确保其符合系统级目标。 6、解决跨模块之间的接口和协同工作问题，如模拟-数字混合仿真中的挑战。 7、主导系统级仿真验证，包括信道仿真、抖动容限分析、统计性仿真等，以预测系统在真实环境中的性能。 8、参与芯片测试方案的制定，领导硅后数据的分析与调试，将测试结果反馈至设计迭代，持续提升产品性能。 9、与客户沟通，理解需求，提供专业的技术支持和解决方案。

1、学历专业：微电子、电子工程、通信等相关专业硕士及以上学历。 2、工作经验：5年以上专注于SerDes系统架构设计经验。 3、深刻理解SerDes系统原理，精通信道损耗、抖动、均衡、时钟恢复等关键概念。具备扎实的系统建模能力，能独立完成从理论分析到模型搭建的全过程。 5、熟悉模拟、数字及DSP在SerDes中的实现方式，能与不同领域的专家进行高效沟通。 6、熟练使用Matlab、Python或类似工具进行系统建模；熟悉ADS/Cadence等仿真环境。 7、拥有高速Serdes的现场应用支撑的实践经验，熟悉Serdes的各种调试和故障定位方法。