1、负责ASIC后端设计实现，实现block/chiplevel Floorplan / Placement / CTS / Routing / Physical Verification； 2、负责根据后端的实际PR情况，协助前端设计或约束文件的改进； 3、负责功耗分析、电源完整性分析； 4、负责Perl/TCL/Shell后端设计脚本开发，负责公司数字后端设计流程的维护和完善； 5、与工艺厂及IP厂家沟通，负责设计前的准备工作及流片前数据确认。

1、微电子、电子信息等专业硕士及以上学历，3年以上相关工作经验,年龄35岁以下 ； 2、专业技术及资质要求： a)掌握综合、静态时序分析、形式验证、DFT等整个数字IC后端设计流程； b)拥有chip level Floorplan/Placement/CTS/Routing/Physical Verification方面的经验; c)拥有DFT的实际项目经验，熟悉常用DFT工具； d)熟悉STA静态时序分析及低功耗设计与分析； e)拥有低功耗设计的经验，IR drop分析，根据power分析修正设计，熟悉UPF/CPF优先； f)熟练使用主流的芯片数字设计工具，例如DC，ICC/ICC2，EDI/INNOVUS，PT，Calibre； g)熟练使用Tcl，Perl，Python等脚本建立自动化流程； h)具备SoC及IP的物理设计与实现经验优先； i)有40nm及以下工艺的后端设计和signoff经验优先。