1.根据系统设计架构，辅助设计整机工作流程，主导设计FPGA工作子流程； 2.根据板卡需求完成板级FPGA选型、方案设计、开发、仿真及调试； 3.组织、指导工程师完程 FPGA子模块开发、子模块整合、仿真、调试工作； 4.根据整机成本、性能要求进行整体优化设计； 5.组织、指导工程师完成硬件电路的整机调试、问题定位、指标优化； 6.根据 FPGA 开发流程补充元善现有文档体系； 7.组织、指导工程师产品、技术资料的设计整理和归档。

1.本科及以上学历，8年以上FPGA工作经验； 2.精通 Xilinx/Altera芯片开发环境及仿真调试工具； 3.熟练使用各类片上资源，进行资源优化、性能优化； 4.精通 VerilogHDL 语言和时序约束、时序分析、时序优化方法，掌握FPGA设计、开发流程和仿真技术，具有独立的FPGA编码、仿真、调试能力； 5.有DD3/4、USB3.0、G1GE、PCIe接口FPGA开发经验优先； 6.有Soc架构FPGA/ASIC设计经验，掌握AXI总线协议者优先； 7.具备良好的沟通能力，有过管理经验者优先。