1. 负责面向 AI 应用场景的 RISC-V 处理器 / AI 加速器架构设计与微架构定义； 2. 负责计算单元、数据通路、存储层次、片上互连及系统接口等关键模块的架构规划与方案设计； 3. 结合 AI 模型、算子特征、数据流和访存行为，开展工作负载分析与硬件映射，制定有竞争力的架构方案； 4. 负责架构级性能分析与建模，评估吞吐、时延、带宽、功耗、面积等关键指标，支撑架构决策与设计优化； 5. 参与指令集扩展、软硬件接口及相关机制定义，推动硬件架构与编译器、运行时、系统软件协同优化； 6. 协同 RTL、验证、后端及软件团队推进架构方案落地，支持设计实现、性能调优与问题分析； 7. 跟踪 AI 芯片、RISC-V、系统架构及相关软硬件生态的发展趋势，参与技术预研与方向规划。

1. 本科及以上学历，计算机、电子工程、通信、微电子、自动化等相关专业； 2. 熟悉计算机体系结构，具备GPU、处理器、AI 加速器或 SoC 相关基础知识； 3. 熟悉微架构设计方法，理解流水线、存储层次、访存优化、并行计算及软硬件协同设计； 4. 熟悉 AI 模型或典型算子在硬件上的实现特点，能够从计算、数据流和访存角度分析系统瓶颈； 5. 具备架构分析、性能建模或性能优化能力； 6. 具备较强的学习能力、逻辑分析能力和工程落地能力； 7. 具备良好的英语阅读与沟通能力，有意愿参与国际技术交流及相关社区 / 标准化活动。