1.负责CMOS芯片（模拟/射频/数模混合）版图全流程设计，包括器件摆放、布局规划、布线实现，兼顾信号完整性、电源完整性与寄生控制，规避串扰、衬底耦合等问题。 2.严格遵循工艺设计规则（DRC），完成版图物理验证（DRC/LVS/ERC/天线效应/寄生参数提取），排查并解决验证过程中的版图问题，确保版图与原理图一致性。 3.对接工艺厂（Foundry），确认PDK参数与工艺规则，处理版图与工艺适配问题，优化版图可制造性，配合完成流片前版图签核、网表提交等事宜。 4.开展版图寄生参数分析与优化，协同前端设计工程师调整布局布线，平衡寄生影响与芯片面积、性能，支撑芯片迭代优化。 5.撰写版图设计说明、物理验证报告等技术文档，归档设计资料，配合完成专利申报与设计规范编制。 6.协同前端电路、测试、工艺工程师，推进项目进度，解决芯片版图相关的测试失效、量产良率问题。

1.本科及以上学历，微电子、电子信息、集成电路设计等相关专业，扎实掌握半导体器件基础、芯片物理实现流程与版图设计原理。 2.熟练使用Cadence Virtuoso等版图设计工具，精通DRC/LVS/ERC等物理验证流程，能独立完成中高端CMOS芯片版图设计与验证。 3.熟悉主流CMOS工艺（RF CMOS/SOI等），掌握PDK使用方法，深刻理解工艺规则与寄生参数对芯片性能的影响。 4.具备模拟/射频/数模混合芯片版图设计经验，擅长处理匹配电路、高压电路或高频电路的版图布局与寄生优化。 5.能分析版图寄生参数（RC/RLC），结合前端需求优化版图，具备版图相关失效分析与问题排查能力。 6.2-5年芯片版图全流程设计经验，有CMOS芯片成功流片及量产相关经验者优先，熟悉数模混合版图设计者加分。