1.负责晶圆级芯片架构方案设计，包括芯粒划分、互连结构设计、封装拓扑规划； 2.参与先进封装技术如CoWoS、2.5D/3D 封装等的技术调研、路线制定与实验平台搭建； 3.建立 Chiplet 间高速互连模型，参与片间通信协议、带宽/延迟优化与信号完整性分析； 4.主导封装热设计、电源完整性（PI）分析和散热系统构建，保证高功率算力芯片的稳定性； 5.与工艺、材料、架构团队合作，推动从架构方案到封装量产的全流程落地。

1.微电子、电子工程、材料科学、半导体封装等相关专业博士； 2.熟悉先进封装技术，包括 2.5D/3D、TSV、CoWoS、Chiplet等，有相关项目经验优先； 3.掌握版图/封装设计工具，如 Cadence SiP、Ansys SI/PI/Thermal、HFSS、Redhawk等； 4.具备高速互连、热仿真、电源完整性等任一方向的深入研究背景； 5.具备跨团队沟通能力，有芯片流片或先进封装平台协作经验者优先； 6.对前沿技术有强烈兴趣，愿意在高性能计算与先进封装交叉领域长期发展。