- 负责公司核心产品（高速接口、模拟混合信号芯片）的模拟电路模块设计，包括但不限于OPA、Bandgap、LDO、PLL、高速小信号放大器等核心模块的架构定义、电路设计与仿真验证，确保设计方案满足性能、功耗、可靠性及量产要求。 - 主导模拟电路的前仿真、后仿真工作，开展工艺角（FF/SS/FS/TTC）、温度范围及电源波动下的性能仿真与鲁棒性分析，优化电路性能，解决仿真过程中的技术难题，确保电路设计符合规格要求。 - 协同版图工程师完成关键模拟模块的版图设计，把控版图匹配性、寄生效应、噪声耦合及ESD/Latch-up等可靠性因素，参与版图评审与优化，配合完成流片前的签核检查（DRC/LVS/ERC/EMIR等）工作。 - 参与芯片流片后的测试方案制定，配合测试工程师完成芯片功能与参数验证，定位并闭环模拟电路相关失效问题，推动产品迭代优化，提升芯片良率与量产可靠性。 - 编写完整的设计文档、仿真报告、测试规范及Design Review材料，保障技术交付质量与可追溯性，推动设计流程标准化；参与跨团队协作，与数字设计、验证、测试等团队高效配合，确保项目顺利推进。 - 关注行业前沿模拟电路设计技术与工艺发展趋势，结合公司产品方向开展技术预研，优化设计方案，提升产品核心竞争力。

- 学历要求：微电子、电子工程、集成电路等相关专业，硕士及以上学历；经验丰富者（有成功流片经验）可放宽至本科，优秀应届生可投递。 - 专业能力：具备扎实的模拟电路理论基础，精通小信号分析、频率响应、稳定性、噪声、失真等核心设计技术，熟悉半导体器件物理与CMOS/BiCMOS工艺原理，了解65nm及以下先进工艺节点者优先。 - 经验要求：1-5年模拟电路设计相关工作经验，有高速接口（SerDes、PCIe、USB等）、电源管理（LDO、PMIC）或高精度模拟模块（ADC/DAC、PLL）设计经验者优先；有成功流片及量产经验、测试与debug经验者优先。 - 工具要求：熟练使用Cadence Virtuoso、Spectre、AMS Designer、Calibre等EDA工具，掌握版图设计基础、寄生参数提取方法，熟悉PDK与工艺设计规则者优先。 - 综合素质：具备良好的问题分析与解决能力，严谨的工程思维，较强的责任心与抗压能力；具备优秀的沟通协调能力与团队协作精神，能高效配合跨部门推进项目；有良好的工程文档撰写习惯，英语读写能力良好，能阅读英文技术资料者优先。 - 加分项：熟悉高速信号完整性（SI）与电磁兼容（EMC）设计、先进工艺下QC流程（EMIR/aging等），或有22nm以下FinFET工艺设计经验者优先；有SerDes、PCIe Gen4/5等高速接口模拟模块设计经验者优先。