职位编号 J20260928101511138122
数字IC设计工程师Cortex-M3方向)平台直营反馈快72小时新发
26-60万无锡市本科3-5年招聘 1 人预计佣金 69.8K1天前刷新/2天前发布
职位信息项目手册职位进展做单须知佣金规则发单顾问
寻访须知
必要条件:1、硕士及以上学历,电子科学与技术、微电子、集成电路、通信工程等相关专业; 2、5年及以上数字IC/数字电路开发工作经验,具备完整数字项目开发落地经验;熟练掌握Verilog硬件描述语言,精通仿真工具(VCS等)、时序分析工具;深入熟悉*内核架构、总线协议、中断机制、外设接口,有基于*的数字外设、接口控制器开发经验优先;熟悉常用片上总线(AHB/APB)设计;具备良好的问题分析能力,能够独立完成bug定位、时序优化; 3、良好的英文读写能力,规范撰写技术文档,具 4、备团队协作与跨部门沟通能力。 5、优先条件有MCU芯片、物联网芯片、低功耗芯片设计经验; 6、具备UVM验证平台搭建经验;
优先条件:无
目标公司/行业:衡宇、瑞昱Realtek、联芸、得一微、康芯威
必问问题:
待发单方补充
JD基本信息
岗位职责
1、基于ARM Cortex-M3 内核开展数字模块方案设计、架构规划,完成RTL编码、模块集成、时序约束与验证方案制定; 2、负责数字电路Verilog/VHDL代码开发、仿真调试、形式化验证,定位功能缺陷、时序问题,完成代码覆盖率收敛; 3、配合后端工程师完成综合、布局布线,参与STA静态时序分析,解决时序收敛、功耗、面积相关问题; 4、与固件、硬件、测试团队协同联调,负责GA原型验证、板级调试,定位软便件接口问题; 5、跟踪数字IC前沿技术,持续优化设计流程、代码规范,提升开发与验证效率。
任职要求
1、硕士及以上学历,电子科学与技术、微电子、集成电路、通信工程等相关专业; 2、5年及以上数字IC/数字电路开发工作经验,具备完整数字项目开发落地经验;熟练掌握Verilog硬件描述语言,精通仿真工具(VCS等)、时序分析工具;深入熟悉ARMCortex-M3内核架构、总线协议、中断机制、外设接口,有基于Cortex-M3的数字外设、接口控制器开发经验优先;熟悉常用片上总线(AHB/APB)设计;具备良好的问题分析能力,能够独立完成bug定位、时序优化; 3、良好的英文读写能力,规范撰写技术文档,具 4、备团队协作与跨部门沟通能力。 5、优先条件有MCU芯片、物联网芯片、低功耗芯片设计经验; 6、具备UVM验证平台搭建经验;
所属行业:半导体/芯片/集成电路
职能分类:集成电路IC设计
工作城市:
无锡,招聘1人,详细地址:新吴区
职位要求
学历要求:本科·统招
工作年限:3-5年
薪资福利
年薪范围:26-60万 13薪
薪资福利:双休,五险一金,IPO中,薪酬可突破,在原有基础上涨幅20-35% 1.每年体检 2.每月餐补 3.下午茶及不定期团建旅游:
面试信息
面试轮次:2轮
视频面试:可以接受
面试流程:-