参与 FPGA 应用层 IP 模块开发，方向包含通用计算、高速接口、缓存协议、硬件算法实现； 独立完成方案设计、RTL 编码、功能仿真与时序调试、硬件板卡实测； 编写 IP 用户手册、设计文档等面向客户交付的技术资料； 配合内部 FAE，支撑客户项目方案落地，定位并解决客户使用过程中的 FPGA 技术问题。

本科及以上，电子工程、微电子、通信、计算机相关专业； 熟练 Verilog/SystemVerilog，具备完整 FPGA 项目开发调试经验；了解 UVM 验证流程优先； 掌握 Python/TCL/Shell 至少一种脚本语言，能够搭建自动化仿真流程； 优先条件：具备 PCIe、DDR、以太网、DMA 等高速接口项目开发经历； 熟悉 Xilinx/Intel FPGA 开发工具（Vivado/Quartus），有国产 FPGA 项目经验加分。