后端全流程实现（Netlist → GDSII） 1.负责模块 / Top 级物理设计：Floorplan、Power Plan、Placement、CTS、Routing、Filler、Tapcell、Decap 等。 2.完成时序收敛（STA）、功耗优化、信号完整性（SI）、EM/IR 分析与修复。 3.执行物理验证：DRC、LVS、ERC、PERC、Antenna、Latch-up 等，确保Signoff 干净。 时序与功耗（PPA）优化 4。基于 PrimeTime/Tempus 进行静态时序分析、时序闭环、ECO 修复（Pre/Post-mask）。 低功耗设计：UPF、Power Switch、Isolation、Retention、DVFS、Clock Gating 实现与验证。 5.面积 / 功耗 / 性能权衡，输出PPA 报告并持续优化。 跨团队协作 1.与前端（RTL）、验证、DFT、封装、测试、工艺 / PDK 团队紧密协作，定义约束、解决跨域问题。 2.编写 / 维护 SDC、UPF、物理约束，确保前后端一致。 流程自动化与文档 用 Tcl/Perl/Python/Shell 开发脚本，自动化流程、提高效率、减少人工错误。 编写设计文档、Signoff 报告、ECO 记录、版本管理，保证可追溯与可复用。 Tapeout 与量产支持 负责 GDSII 导出、Tapeout 交付、Foundry 对接。 回片后支持测试分析、失效定位、ECO 与改版建议。

任职要求 1）教育背景 微电子、电子工程、集成电路、计算机等相关专业，本科及以上（高级 / 资深一般要求硕士）。 2）经验要求 4年数字后端 PR 经验，22nm/28nm/40nm工艺经验优先 3）核心技能（必须） 精通后端全流程：Floorplan → Placement → CTS → Routing → STA → Signoff。 熟练使用主流 EDA 工具（至少一套）： P&R：Innovus / ICC2 STA：PrimeTime / Tempus 物理验证：Calibre（DRC/LVS） RC 提取：StarRC / QRC 功耗 / EM-IR：Voltus / PTPX 形式验证：Formality / LEC。 熟练Tcl/Perl/Python/Shell脚本，能独立开发流程与自动化工具。