1、负责芯片NOC（片上网络）总线架构设计与优化，完成路由节点、交换单元及拓扑结构的RTL实现。 2、主导性能建模与带宽/延迟分析，制定QoS策略与死锁避免机制，协同物理设计团队完成时序收敛与面积优化，支撑多核SoC的高性能互联需求。

1、硕士及以上学历，微电子、计算机体系结构等相关专业； 2、5年以上NOC/互联总线设计经验，精通Verilog/SystemVerilog及AMBA CHI/ACE协议。 3、熟悉Mesh/Torus等拓扑结构，具备大规模SoC流片经验。深入理解低功耗与时序优化，具备优秀的系统思维与跨团队协作能力。