1.参与CMOS模拟集成电路系统方案研讨、指标分解及链路规划，聚焦运算放大器、ADC/DAC、电源管理电路（LDO、DC-DC）、基准源、比较器等核心子电路的全流程设计。 2.独立完成目标子电路的原理图设计、拓扑选型与参数优化，结合CMOS工艺特性，平衡电路精度、功耗、带宽、噪声、线性度与芯片面积等核心指标。 3.运用Cadence Spectre等EDA工具，完成直流、交流、瞬态、噪声、PVT等仿真与验证，排查仿真中的性能问题，输出优化方案，确保电路满足设计指标与工艺兼容性。 4.负责目标模拟子电路的版图设计，重点优化布局布线，规避寄生效应、串扰、电源噪声等问题，保障信号完整性与电源完整性，兼顾匹配性与可制造性。 5.完成版图物理验证（DRC/LVS/ERC/天线效应等），对接工艺厂确认PDK规则，解决版图与工艺、电路适配相关问题，确保版图符合设计规范。 6.定位电路设计、版图或工艺导致的性能问题，开展失效分析，输出优化方案，完成芯片迭代改版，保障产品性能达标。 7.撰写并归档电路设计方案、仿真报告、测试规范、失效分析报告等技术文档，配合完成专利申报相关工作。 8.协同数字、系统、工艺、测试等团队，推进项目进度，对接技术需求，解决模拟与其他模块的集成适配问题

1.本科及以上学历，微电子、电子信息、通信工程、集成电路设计等相关专业，扎实掌握模拟电路理论、CMOS模拟集成电路设计、半导体器件基础及信号与系统知识。 2.精通运放、ADC/DAC、基准源、LDO等模拟子电路设计原理，能独立完成目标子电路全流程设计与参数优化。 3.熟练使用Cadence Spectre等EDA工具，掌握模拟电路各类仿真及DRC/LVS等物理验证流程。 4.熟悉主流CMOS工艺，掌握PDK使用方法，理解模拟器件特性及寄生参数对电路性能的影响。 5.能独立完成模拟芯片测试方案设计、板级验证及测试数据分析，具备失效分析与电路迭代优化能力。 6.了解模拟集成电路行业技术演进趋势，熟悉低功耗、高精度模拟电路设计技巧。 7.2-5年CMOS模拟电路全流程设计经验，具备成功流片及量产相关经验者优先。