1. 负责大型SOC项目在FPGA中的原型实现，包括替换FPGA的memory，pcie phy,ddr phy,时钟器件以及综合布线，时序分析等工作； 2. 配合前端工程师进行问题的debug，包括抓取信号，流程仿真等工作； 3. 配合软件工程师进行程序下载，代码固化等工作。

1. 电子类，微电子类专业，本科以上学历； 2. 熟悉Xilinx uv440以及UV19P等先进FPGA的使用； 3. 会熟练使用FPGA中各种资源，如Serdes，DDR等； 4. 能够有经验或能力将ASIC中的latch，门控逻辑等功能实现到FPGA中的为佳； 5. 对时序约束有深刻的理解，快速解决时序违例问题； 6. 具有较强的执行力，良好的团队合作能力，以及表达沟通能力。