1、负责脑机接口芯片及系统级FPGA原型验证平台的搭建、维护与优化，确保验证环境的高效稳定运行;2、主导ASICRTL代码到FPGA逻辑版本的转换与映射，制定并执行全面的FPGA原型验证方案与测试用例; 3、负责搭建FPGA开发工作流的UVM验证平台的搭建，构建自动化测试平台架构和对接仿真接口，配合团队项目开展全方位代码测试; 4、配合软硬件协同验证，支持底层驱动、嵌入式软件及算法团队进行早期开发与系统级联调，精准定位并协助解决软硬件协同调试中的复杂问题，完成时序分析、资源利用率评估及功耗分析; 5、搭建并维护自动化验证与回归测试流程，提升验证效率，输出详细的验证报告与缺陷分析撰写，支持芯片流片及医疗级产品合规性验证。

1、本科及以上学历，微电子、电子工程、通信工程、计算机等相关专业，具备1年以上FPGA原型验证经验； 2、精通Verilog/SystemVerilog语言，熟悉UVM验证方法学，具备扎实的测试点分解与测试用例设计能力; 3、熟练掌握主流FPGA开发及原型验证工具(如VCS、Verdi、spyglass、Vivado等)，具备高速接口(如PCle、DDR等)及各类总线协议仿真经验者优先; 4、熟练使用Python/Shell/Tcl/Perl等脚本语言，能够独立构建自动化验证环境与数据处理管线; 5、熟悉芯片前端设计流程(综合、STA、形式验证等)，了解DFT设计者优先； 6、有脑机接口、医疗电子、AI芯片或生物传感器相关FPGA验证经验者优先; 7、具备极强的逻辑分析能力、问题排查能力与跨部门沟通协作精神，工作严谨细致，责任心强。