1. 负责高速连接器信号完整性(SI)建模与仿真分析，输出优化方案及技术报告 2. 主导高速测试板设计与验证，完成TDR测试、S参数提取及眼图分析等关键指标测试 3. 建立仿真与实测数据比对体系，推动设计迭代优化 4. 对接客户技术需求，提供连接器选型建议及信号完整性解决方案

1.本科及以上学历，电子工程、通信工程或电磁场相关专业背景 2. 英语CET-4以上水平，具备专业英文文献阅读和技术报告撰写能力 3. 5年以上高速连接器或PCB信号完整性仿真/测试经验 4. 具有56G/112G高速连接器设计或认证经验者优先考虑 5. 熟悉DDR4/DDR5、PCIe、USB3.0/4.0等高速接口协议规范 6. 精通HFSS、CST等电磁仿真软件的应用 7. 熟练操作网络分析仪(VNA)、时域反射计(TDR)等测试设备 8. 具备高速PCB设计经验，了解高频材料特性 9. 良好的沟通协调能力和抗压能力，持续学习新技术