负责分析SoC系统带宽需求，制定存储子系统（包含Last Level Cache/DRAM）的规格定义与微架构设计； 参与芯片整体架构设计，协同ESL团队进行系统性能分析，制定并落实优化方案； 根据微架构完成RTL编码，严格执行代码质量活动，实现高质量交付（含LINT、CDC、RDC及模块级基础验证等）； 协助中端团队完成子系统SDC约束，并配合后端工程师进行Floorplan规划与时序收敛； 协同验证团队推动功能验证快速收敛，并支持芯片测试、原型验证及量产导入。

电子、通信、计算机等相关专业本科及以上学历； 5年以上芯片设计经验，具备大型芯片量产交付经历； 熟悉芯片开发全流程，精通前端设计流程及相关EDA工具使用； 熟练掌握DDRx/LPDDRx或HBM控制器设计，具备带宽利用率优化经验； 深入理解芯片内总线系统及Cache工作原理； 精通AXI、APB、AHB、ACE等各类总线协议； 了解UVM验证基本概念者或有验证经验者优先； 具有先进工艺节点（7nm及以下）量产经验者优先。